matl ab采样点数可以按照间隔频率换算的方式换算成时间。

　　里面的各种名词概念，现整理一下。

　　时钟频率，也即为ADCCLK。这是ADC模块工作的时钟。由HSPCLK经过ADCCLKPS 内核时钟分频器和CPS 内核时钟预分频位得到ADCCLK。注意：ADCCLK的最高频率不能超过25MHZ

　　采样窗口，这个是当你对某个管脚采样时，采样电容的电压才能累积到采样电压。所以这里需要给一个足够大的时间窗口。一般不能小于7个ADCCLK

　　转换时间，一个序列转换完成的时间。这与转换原理：1.积分型A/D的转换 2.逐次比较型A/D转换 3.全并行/串并行A/D 有关。转换的时间不能大于采样时间，才能正确采样。